La stratégie de pile de puces 3D de Toshiba : construire une mémoire flash comme un bâtiment

Toshiba construit une mémoire flash de haut niveau et des puces ReRAM, et des prototypes devraient être lancés l'année prochaine..

L’idée d’une puce de grande hauteur ou 3D est que nous pouvons contourner les limitations de la densité accrue des puces flash ou mémoire et les empiler pour augmenter la densité de stockage, tout comme une maison de grande hauteur peut accueillir plus de personnes.

Selon Nikkei Electronics, Toshiba construit des piles 3D en utilisant une NAND, sa technologie p-bics et ReRAM (RAM résistive), une alternative potentielle à la NAND qui combine les propriétés de la RAM et de la NAND pour fournir une capacité d'adressage d'octets, une vitesse au niveau de la DRAM et NAND. non-volatilité.

Comme le montre la figure ci-dessous, le flash 3D contient la couche de pile NAND, qui est liée au contrôleur de pile basé sur la pile via un trou de communication (TSV ou Through Silicon Via).

Au lieu d’empiler la puce NAND sur une autre puce, vous empilez la couche NAND sur une seule puce.

Technologie Toshiba p-bics

La NAND p-bics de Toshiba possède un trou de 50 nanomètres et 16 couches, et Masaki Momodomi, ingénieur en chef de Toshiba, affirme que la NAND p-bics est moins chère que la NAND classique lorsqu'elle utilise plus de 15 couches, en supposant un niveau de capacité similaire.

La société prévoit de fournir des échantillons de prototypes de 128 Gbit et 256 Gbit l'année prochaine, des échantillons d'ingénierie en 2014 et une production de masse en 2015. Nous devrons attendre encore deux ans avant de voir le produit sur le marché.

La technologie ReRAM est un calendrier similaire.

Il a des temps d'écriture plus rapides que NAND, Toshiba pense que la ReRAM peut jouer un rôle différent de celui des p-bics, elle sera utilisée pour être plus proche du processeur inconnu que les p-bics, et stt-ram est utilisé pour la mise en cache dans les SSDS.

Jim Handy d'Objective Analysis a déclaré : « ReRAM sera utilisé pour des applications hautes performances qui écrivent plus rapidement que la NAND, qui sont des périphériques à accès aléatoire que la NAND n'est pas, qui ne nécessitent pas d'ECC et qui peuvent conduire à des performances plus rapides. '

Les échantillons prototypes, les échantillons techniques et le temps de production en série de la technologie ReRAM de Toshiba seront fondamentalement cohérents avec les p-bics.

Toshiba a montré des photos du périphérique ReRAM 64 Gbit, mais Toshiba prévoit de fournir une quantité importante de p-bics et de ReRAM.

Toshiba prévoit de réduire la taille de son unité NAND 1Xnm (19 nm) existante, en lançant 1Ynm cette année (18-14 nm à notre connaissance) et 1Znm (10-13 nm) l'année prochaine.

Handy a déclaré : « toutes ces nouvelles technologies (MRAM, ReRAM, FRAM, etc.) fonctionnent mieux que la NAND (BiCS est un type de NAND), mais sont plus chères.

Le coût est primordial lorsqu'il s'agit de mémoire, et ces alternatives ne fonctionnent pas très bien.

'La promesse de ces technologies est qu'elles seront capables de dépasser les limites de la NAND, et si tel est le cas, elles finiront par être moins chères que la NAND.'

'Toshiba a parlé de 1y et 1z, 19 nanomètres après le processus.

Je soupçonne que la NAND cessera de s'étendre à environ 10 nanomètres, mais BiCS entraînera une baisse continue des prix de la NAND.'

Allons-nous continuer à voir la taille de la NAND diminuer ?

Ou obtenir plus de capacité de la pile NAND en 3D ?

Handy a déclaré : « la dernière ITRS (feuille de route internationale de développement de la technologie des semi-conducteurs) oriente la NAND dans deux directions différentes, verticale (BiCS) et traditionnelle.

L'industrie ne sait vraiment pas ce que l'avenir nous réserve, mais voyons voir.'

Cet article provient du réseau, en cas de contrefaçon, merci de me contacter pour le supprimer